隨著半導體制造技術不斷的進步，SOC(System On a Chip)是未來IC產業(yè)技術研究關注的重點。由于SOC設計的日趨復雜化，芯片的面積增大，芯片功能復雜程度增大，其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經(jīng)成為整個設計中最大的瓶頸。 使用FPGA系統(tǒng)對ASIC設計進行功能驗證，就是利用FPGA器件實現(xiàn)用戶待驗證的IC設計。利用測試向量或通過真實目標系統(tǒng)產生激勵，驗證和測試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設計的早期，驗證芯片設計功能，支持硬件、軟件及整個系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時還可在目標系統(tǒng)中同時測試系統(tǒng)中運行的實際軟件。FPGA仿真的突出優(yōu)點是速度快，能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點是速度快，實時性好。可以將SOC軟件調試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時進行。 此設計以ALTERA公司的FPGA為主體來構建驗證系統(tǒng)硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產生測試向量，通過JTAG控制SOC目標系統(tǒng)，達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時，該驗證平臺還可以支持SOC目標系統(tǒng)后續(xù)軟件的開發(fā)和調試。 本文介紹了芯片驗證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗證系統(tǒng)的硬件平臺，提出了驗證系統(tǒng)的總體設計方案，重點對驗證系統(tǒng)的數(shù)據(jù)鏈路的實現(xiàn)進行了闡述；詳細研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結合，構建出調試與驗證數(shù)據(jù)鏈路；根據(jù)芯片驗證的要求，設計出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測試與驗證。 本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術，完成對國產某型DSP芯片的驗證與測試，研究如何構建一種通用的SOC芯片驗證平臺，解決SOC驗證系統(tǒng)的可重用性和驗證數(shù)據(jù)發(fā)送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統(tǒng)在芯片驗證與測試應用研究領域，有較高的理論和實踐研究價值。
